Rechtecksignal / PWM ausgeben

(28.03.2018 08:33 )GerdW schrieb:  

Zitat:die timed loop zu beschleunigen ist mit dem "normalen" Labview also nicht möglich?

Du redest hier von einem myRIO mit begrenzter Rechenkapazität - und willst eine Schleife mit 1MHz Takt laufen lassen und einem Jitter unter 100ns? Ich bin schon erstaunt, dass du überhaupt 40-50kHz hinbekommst! Nein, die TWL wirst du nicht "beschleunigen"…

Der OP bekommt ca. 10 kHz hin. Auch das ist schon extrem erstaunlich, je nachdem wie diese MyRIO DIO VIs aufgebaut sind. Wenn da die ScanEngine dahinterliegt, dann wären 10 kHz eine Wahnsinns-Update-Rate, wenn da ein entsprechender FPGA-Code dahinterliegt, dann müssen ja Einzelwerte per "WertSetzen" an den FPGA-Code weitergegeben werden, dann sind die erreichten 10 kHz sicher auch schon extrem gut.

@ Tobias: Ich stimme Gerd zu, Update-Raten des DO von > 1kHz wirst du verlässlich nur bei direkter Umsetzung im FPGA hinbekommen.

Gruß, Jens