INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

23.05.2018, 12:50
Beitrag #1

Roland Offline
LVF-Grünschnabel
*


Beiträge: 25
Registriert seit: Apr 2017

2016
2017
kA



FPGA FIFO
Hallo in die Runde,
ich verwende ein cRIO 9074 und ein digitales Eingangsmodul NI9423.
Da ich mit einer Freqzuenz von 10kHz abtasten muss kann ich nicht mehr die Scan Engine verwenden sondern muss
jetzt mit FPGA hantieren.
Im Anhang findet ihr mal einen Screenshot von meiner Projektumgebung.
Der Punkt an dem ich jetzt hängen geblieben bin ist die Kommunikation zwischen FPGA Target, FPGA Host (beide Richtungen) und PC.
Was ich jetzt mitbekommen habe ist, dass ich das mit einem FIFO machen muss und das Problem ist, dass
ich gefühlt hunderte Varianten im Netz gefunden habe um so ein FIFO zu gestalten (LabVIEW Beispiele und Google).

Kann mir hier jemand Hinweise geben worauf ich achten muss und vielleicht sogar ein Beispiel (das mir wirklich hilft)
geben? Ich wäre sehr dankbar!

fg Roli


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
FPGA FIFO - Roland - 23.05.2018 12:50
RE: FPGA FIFO - jg - 23.05.2018, 15:48
RE: FPGA FIFO - Roland - 23.05.2018, 17:51
RE: FPGA FIFO - jg - 23.05.2018, 20:09
RE: FPGA FIFO - Roland - 24.05.2018, 10:11
RE: FPGA FIFO - jg - 28.05.2018, 20:16

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.068 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 10.322 23.11.2018 15:56
Letzter Beitrag: BNT
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.397 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 6.943 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.350 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 9.399 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: