INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Umwandlung von Ticks in Sec und Übertragung an Host



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

13.12.2018, 17:40
Beitrag #5

derandyk Offline
CLA
*


Beiträge: 30
Registriert seit: Feb 2012

2015
2007
DE_EN

91054
Deutschland
RE: Umwandlung von Ticks in Sec und Übertragung an Host
Hallo,

vielen Dank für Eure Anregungen.

Leider ist die Anforderung drei unterschiedliche Sample Rates zu haben: 1S/Sec, 1kS/Sec und 10kS/Sec.
Aus dem Grund ist die Idee mit den Schleifendurchläufen suboptimal.

Das mit der Sequenz habe ich verstanden. Nur habe ich immer noch keine Vorstellung wie ich zusammen mit der variablen Sample Rate einen verlässlichen Zeitstempel erzeugen kann. Der dann zusätzlich auch am besten zusammen mit den Messdaten über das FIFO gesendet werden kann...

Ich bin doch sicher nicht der erste, der Messdaten mit Zeitinformationen versehen will, oder?

Danke im Voraus!
Andy
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: Umwandlung von Ticks in Sec und Übertragung an Host - derandyk - 13.12.2018 17:40

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen FPGA und Host skar 13 14.036 09.09.2014 14:08
Letzter Beitrag: skar
  Host to Target DMA-Kanal Problem stefan360 3 5.109 21.01.2014 19:32
Letzter Beitrag: GerdW
  Messwerte vom NI 9222 in Host-VI übertragen LabVIEWNutzer 1 4.754 15.10.2013 07:00
Letzter Beitrag: Y-P
  Host VI startet die FPGA VI nicht robert_bors 8 8.263 08.07.2013 18:18
Letzter Beitrag: Holy
  DMA FIFO Host to FPGA Transfer funktioniert nicht robert_bors 3 6.553 04.07.2013 13:19
Letzter Beitrag: robert_bors
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 6.213 11.03.2013 19:05
Letzter Beitrag: jg

Gehe zu: