FPGA Counter mit 40MHz Takt

(21.09.2020 13:48 )Martin.Henz schrieb:  

(21.09.2020 10:30 )Stephan235 schrieb:  Ich suche zurzeit eine Lösung, dass dieser Eingang mit der 40 MHz Onboard Clock toggelt.
Mit der aktuellen Umsetzung sehe ich am Ausgang des DIO-Moduls aber nur 20 MHz.

Wenn ich mich nicht komplett irre, dann macht der Code exakt das, was er tun soll. Er zählt jeden zweiten Takt und du siehst dann die halbe Taktfrequenz von 20MHz. Zum ersten Satz: Das geht nicht.

Dem kann ich nur zustimmen, 1 Takt ist der Ausgang High, 1 Takt ist der Low. Die Frequenz des Ausgabesignals ist somit 20 Mhz.

Gruß, Jens

Anzeige