INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FPGA FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

23.05.2018, 20:09
Beitrag #4

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: FPGA FIFO
Niemand zwingt dich, für jedes Signal einen eigenen FIFO anzulegen. Im Gegenteil, es ist sogar Standard-Vorgehen, mehrere verschiedene Signale (z.B. alle Analog-In-Signale) in einem DMA-FIFO zusammenzufassen und vom FPGA zum RT-Teil zu übertragen.

Die Drehzahlauswertung aus den Digital-In Signalen würde ich an deiner Stelle auf jeden Fall direkt im FPGA machen. Und schon sparst du dir die Übertragung eines 10 kHz Signals an den RT-Teil.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Nachrichten in diesem Thema
FPGA FIFO - Roland - 23.05.2018, 12:50
RE: FPGA FIFO - jg - 23.05.2018, 15:48
RE: FPGA FIFO - Roland - 23.05.2018, 17:51
RE: FPGA FIFO - jg - 23.05.2018 20:09
RE: FPGA FIFO - Roland - 24.05.2018, 10:11
RE: FPGA FIFO - jg - 28.05.2018, 20:16

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.201 30.11.2018 11:42
Letzter Beitrag: GerdW
  16 Kanal AI mit FPGA und DMA FIFO derandyk 12 10.862 23.11.2018 15:56
Letzter Beitrag: BNT
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.580 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 7.106 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.739 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 9.709 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: