INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

16 Kanal AI mit FPGA und DMA FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

21.11.2018, 20:31
Beitrag #11

BNT Offline
LVF-Freak
****


Beiträge: 740
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
RE: 16 Kanal AI mit FPGA und DMA FIFO
Warum dann einen cRIO?
Fűr diesen Zweck in dieser Konfiguration wűrde ein cDAQ doch genűgen.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
23.11.2018, 14:59
Beitrag #12

derandyk Offline
CLA
*


Beiträge: 30
Registriert seit: Feb 2012

2015
2007
DE_EN

91054
Deutschland
RE: 16 Kanal AI mit FPGA und DMA FIFO
Hi,

das cRIO war bereits im Prüfaufbau enthalten. Ich habe das nicht ausgesucht sondern übernommen. Die Prüfsoftware muss jetzt aber neu geschrieben werden, da diverse Peripheriegeräte (Elektronische Lasten, etc...) hinzukamen.

Hast Du mit dem Thema DMA FIFOs von FPGA auf Host auch schon Erfahrung gesammelt?
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
23.11.2018, 15:56
Beitrag #13

BNT Offline
LVF-Freak
****


Beiträge: 740
Registriert seit: Aug 2008

5.0 - 22Q3
1999
EN

64291
Deutschland
RE: 16 Kanal AI mit FPGA und DMA FIFO
(23.11.2018 14:59 )derandyk schrieb:  Hast Du mit dem Thema DMA FIFOs von FPGA auf Host auch schon Erfahrung gesammelt?

Nein, da cRIOs ja meist Headless und ohne Verbindung zu Host laufen soll.

Gruß Holger

NI Alliance Partner & LabVIEW Champion
GnuPG Key: 6C077E71, refer to http://www.gnupg.org for details.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 3.598 30.11.2018 11:42
Letzter Beitrag: GerdW
  FPGA FIFO Roland 5 5.995 28.05.2018 20:16
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 6.834 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 6.414 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 11.180 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 8.924 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: