INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

FIFO-Anzeige "empty elements remaining"



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

28.01.2008, 10:33 (Dieser Beitrag wurde zuletzt bearbeitet: 28.01.2008 10:34 von Marzl.)
Beitrag #1

Marzl Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Oct 2006

8.5
2006
kA

85055
Deutschland
FIFO-Anzeige "empty elements remaining"
Hallo!

Ich habe eine Frage bezüglich des FIFO-Ausgangs "empty elements remaining".
In meinen FIFO Einstellungen habe ich unter "Depth" den Wert für die FIFO-Größe von 1023 eingestellt.
Wenn ich jetzt einen Indikator an den besagten Ausgang hänge, dann bekomme ich immer einen Wert angezeigt, welcher 10.000 als Grundlage hat. Habe ich also 6 Elemente im FIFO, so zeigt mir der Indikator eine Größe von 9994 an.
Woher kommt dieser Bezug zu 10.000, welcher unabhängig von der eingestellten FIFO-Größe immer angezeigt wird? Ist das ein Bug oder steckt da ein tieferer Sinn dahinter?

Schonmal danke im vorraus!


Angehängte Datei(en) Thumbnail(s)
       
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
28.01.2008, 21:55
Beitrag #2

thomas.sandrisser Offline
LVF-SeniorMod


Beiträge: 1.298
Registriert seit: Sep 2005

xxxx
2005
EN

78759
United States
FIFO-Anzeige "empty elements remaining"
Ab LV FPGA 8.5 ist die Default Tiefe fuer den am Host im RAM angelegten FIFO Speicher fuer DMA Schreiben/Lesen auf 10.000 gesetzt.
D.h. dein gesammter Buffer betraegt 10.000 + 1023 Werte.

In aelteren Versionen war dieser per Default doppelt so groß wie die eingestellte Tiefe am FPGA.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
29.01.2008, 09:22
Beitrag #3

Marzl Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Oct 2006

8.5
2006
kA

85055
Deutschland
FIFO-Anzeige "empty elements remaining"
' schrieb:Ab LV FPGA 8.5 ist die Default Tiefe fuer den am Host im RAM angelegten FIFO Speicher fuer DMA Schreiben/Lesen auf 10.000 gesetzt.
D.h. dein gesammter Buffer betraegt 10.000 + 1023 Werte.

In aelteren Versionen war dieser per Default doppelt so groß wie die eingestellte Tiefe am FPGA.

Wenn mein gesamter Buffer 11.023 Werte beträgt, warum wird mir dann nur der Defaultbuffer angezeigt? Müsste mein Wert am besagten Ausgang bei 6 belegten Bufferplätzen nicht 11.017 groß sein?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
31.01.2008, 08:14
Beitrag #4

thomas.sandrisser Offline
LVF-SeniorMod


Beiträge: 1.298
Registriert seit: Sep 2005

xxxx
2005
EN

78759
United States
FIFO-Anzeige "empty elements remaining"
Nein, natuerlich nicht.
Weil der Invoke Node DMA Write am Host nur die Anzahl der zur Verfuegung stehenden freien Plaetze am RAM anzeigt und den Platz am FPGA nicht beruecksichtigt.
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
31.01.2008, 17:31
Beitrag #5

Marzl Offline
LVF-Grünschnabel
*


Beiträge: 18
Registriert seit: Oct 2006

8.5
2006
kA

85055
Deutschland
FIFO-Anzeige "empty elements remaining"
' schrieb:Nein, natuerlich nicht.
Weil der Invoke Node DMA Write am Host nur die Anzahl der zur Verfuegung stehenden freien Plaetze am RAM anzeigt und den Platz am FPGA nicht beruecksichtigt.


Alles klar! Ich danke dir!
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
Question Timeout bei FIFO Speicher otto.kranz 15 36.788 19.09.2016 12:20
Letzter Beitrag: GerdW
  RT FIFO Frage gfzk 1 14.585 02.07.2015 15:56
Letzter Beitrag: GerdW
  RT FIFO Verständnis Michiel 3 10.161 13.06.2014 14:02
Letzter Beitrag: jg
  Fragen zu DMA FIFO gfzk 5 11.391 24.10.2011 17:23
Letzter Beitrag: gfzk
  DMA FIFO + TDMS File IO NoD 1 8.534 30.10.2009 15:21
Letzter Beitrag: dlambert
  Problem mit RT-FIFO Benjamin84 4 8.690 01.07.2008 10:11
Letzter Beitrag: cb

Gehe zu: