INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Langsame Datenübertragung zwischen cRIO9035 und FPGA auf NI9144



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

01.03.2018, 13:22
Beitrag #1

tobsen30 Offline
LVF-Neueinsteiger


Beiträge: 2
Registriert seit: Feb 2018

2015
2015
DE_EN

10623
Deutschland
Langsame Datenübertragung zwischen cRIO9035 und FPGA auf NI9144
Hallo alle zusammen,
das ist hier mein erster Beitrag und ich hoffe ich breche nicht allzu viele Regeln. Wink

Zu meinem Problem:

An unserem Prüfstand steuern wir über unser cRIO9035 (Scan-Engine/ Master) ein NI9144 (EtherCAT-Expanssion-Chassis / Slave) und vier Drittanbietermotoren-Controller (Slave). Es befindet sich alles in einem Schaltschrank – max. Kabellänge ca. 3m.
Auf dem FPGA des NI9144-Chassis greife ich über die C-Serie Module NI9126 und NI9226 die Widerstände ab und schicke sie über benutzerdefinierte Variablen (9 Stück; fixed Point/ 24bit/12Bit) zu dem Main-VI auf dem cRIO.
Zusätzlich schicke ich vom Host über eine benutzerdefinierte boolean Variable true/false an den FPGA um dort die LED an- bzw. auszuschalten und als Rückgabewert eine 1 bzw. 0 (8-bit Integer, benutzerdefinierte Variable) zu bekommen (war als Test gedacht, um zu gucken, ob die Kommunikation funktioniert).
Es funktioniert auch alles soweit, jedoch nur sehr langsam. Die Widerstandswerte werden ca. nur alle 1-3 Sekunden geupdatet und die LED reagiert genau so langsam.

Ich habe überhaupt keine Ahnung woran das liegen könnte. Hier benötige ich Eure Hilfe.

Ich habe Bilder von den beiden VIs (Host/slave-FPGA) sowie ein Bild vom Projekt-Explorer angehangen.

Es ist „NI Industrial Communication for EtherCAT 15.0“ und LV2015 SP1 32-bit installiert.

Grüße + Danke im vorraus,

Tobsen


Angehängte Datei(en) Thumbnail(s)
           
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
01.03.2018, 17:47
Beitrag #2

jg Offline
CLD & CLED
LVF-Team

Beiträge: 15.156
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Langsame Datenübertragung zwischen cRIO9035 und FPGA auf NI9144

Akzeptierte Lösung

Ich vermute mal schwer als erste Fehlerquelle, dass du die Module im Low-Speed-Modus betreibst. Dann brauchst du laut Doku 200 ms pro Kanal, vom Modul 7 liest du 6 Elemente ein, somit sind wir bei mind. 1,2 Sekunden Schleifenzeit im FPGA. Da du alles im FPGA in einer Schleife hast, kann auch das Setzen der LED nicht schneller funktionieren.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
01.03.2018, 18:37
Beitrag #3

tobsen30 Offline
LVF-Neueinsteiger


Beiträge: 2
Registriert seit: Feb 2018

2015
2015
DE_EN

10623
Deutschland
RE: Langsame Datenübertragung zwischen cRIO9035 und FPGA auf NI9144
Perfekt! Danke! Es klappt jetzt.

Weiß nicht, wann ich alleine darauf gekommen wäre...

Merci nochmal!
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 2.697 26.10.2015 20:41
Letzter Beitrag: Felix777
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 3.620 18.06.2015 06:17
Letzter Beitrag: Rostra
  FPGA oder FIFO sendet nur Integer zwischen -5 und 5 gibsonuser 5 3.380 20.04.2015 13:29
Letzter Beitrag: BNT
  FPGA-Referenz öffnen: FPGA-VI nicht kompiliert LauraP. 9 5.639 17.03.2015 16:58
Letzter Beitrag: LauraP.
  Kommunikation zwischen FPGA und Host skar 13 7.698 09.09.2014 14:08
Letzter Beitrag: skar
  Übertragung VI zwischen verschiedenen FPGA's lesley 4 1.748 08.06.2011 17:06
Letzter Beitrag: lesley

Gehe zu: