INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Umwandlung von Ticks in Sec und Übertragung an Host



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

11.01.2019, 13:24
Beitrag #11

derandyk Offline
CLA
*


Beiträge: 25
Registriert seit: Feb 2012

2015
2007
DE_EN

91054
Deutschland
RE: Umwandlung von Ticks in Sec und Übertragung an Host
So Leute,

vielen Dank für Eure tolle Hilfe. Eure Vorschlage haben mir ein paar Inspirationen beschert. Ich habe ein meiner Meinung nach ziemlich geiles FPGA VI programmiert. Ich würde gerne Eure Meinung dazu hören.
Es besteht im Großen und Ganzen aus drei parallelen Schleifen für Zeit, Analog Input und Analog Output.

Zeit:
In diesem VI generiere ich eine FPGA Uhr mit einer Taktzeit von 1us. (40Takte). Daraus erzeuge ich einen Sekunden und Mikrosekundenzähler. Ist der Mikrosekundenzähler gleich der gewünschten Sample Rate wird ein FIFO Eintrag "FPGA Time" generiert, der in der Schleife AI einen Analog Input Akt auslöst. Gleichzeitig wird die momentane Zeit als U64 umgewandelt und in ein Memory Element geschrieben. Dieses Memory Element wird in der Schleife AO ausgelesen um analoge Ausgangssignale zu diskreten Zeitpunkten zu triggern.

AI:
Sobald ein FPGA_Time FIFO Element vorhanden ist (Siehe Schleife Zeit) wird ein AI durchgeführt und die Werte zusammen mit der Zeitinformation als U64 in das FIFO_AI transferiert um zum RT VI weitergeleitet und verarbeitet zu werden.

AO:
Über das FIFO_AO werden Sollwerte (Spannung zu Zeitpunkt x) in das FPGA VI transferiert. Überschreitet der Wert der FPGA Uhr den Sollwert wird der gewünschte Spannungswert an das AO übertragen und das nächste Element aus dem FIFO_AO geholt.


Ich fände es toll, wenn Ihr den Code kommentieren könntet. Gibt es noch was, was Euch auffällt was man verbessern kann?

Danke für Eure Hilfe!

Andy


PS

Zitat:Der andere Teil deiner Frage sollte bei >10 Jahre LabVIEW und CLA eigentlich auch kein Problem sein

CLA Evaluation: Style 10/10 Cool


Angehängte Datei(en) Thumbnail(s)
           
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
11.01.2019, 14:12 (Dieser Beitrag wurde zuletzt bearbeitet: 11.01.2019 14:16 von GerdW.)
Beitrag #12

GerdW Offline
______________
LVF-Team

Beiträge: 15.897
Registriert seit: May 2009

09SP1, 11SP1, 17 (18)
1995
DE_EN

10×××
Deutschland
RE: Umwandlung von Ticks in Sec und Übertragung an Host
Hallo Andy,

Zitat:Ich fände es toll, wenn Ihr den Code kommentieren könntet. Gibt es noch was, was Euch auffällt was man verbessern kann?
- Du speicherst einen U64-Wert im Time-Memory, den du zuerst (recht umständlich, warum kein Join) aus 2 U32-Werte bildest und später dann wieder in 2 U32 aufsplittest. Warum speicherst du nicht einfach 2 U32-Werte im Memoryblock?
- Bei Verwendung von 2 U32-Werten für TIME könntest du in der AI-Loop auch mit U32-Werten arbeiten und massig Bits/Fabric einsparen…
- Andererseits verwendest du immer U64 für den TIME-Wert, machst den Vergleich im AO-Teil aber aufwendig mit 2 U32…
- Die Berechnung des SyncAlarm ist auch etwas RubeGoldberg: Ersetze das "=0" durch "<>0" und das Select durch ein AND…

Zitat:CLA Evaluation: Style 10/10
Echt? Versteckte Drähte…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen FPGA und Host skar 13 8.755 09.09.2014 14:08
Letzter Beitrag: skar
  Host to Target DMA-Kanal Problem stefan360 3 2.814 21.01.2014 19:32
Letzter Beitrag: GerdW
  Messwerte vom NI 9222 in Host-VI übertragen LabVIEWNutzer 1 2.758 15.10.2013 07:00
Letzter Beitrag: Y-P
  Host VI startet die FPGA VI nicht robert_bors 8 4.345 08.07.2013 18:18
Letzter Beitrag: Holy
  DMA FIFO Host to FPGA Transfer funktioniert nicht robert_bors 3 4.005 04.07.2013 13:19
Letzter Beitrag: robert_bors
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 3.804 11.03.2013 19:05
Letzter Beitrag: jg

Gehe zu: