Bedienung Steuerung FPGA => DMA => RT(myRIO)

Hallo liebe LVler,

Ich versuche einen Datenlogger zu programmieren. Die Signale werden via FPGA eingelesen, dann mittels DMA ins RT geschoben und dort verarbeitet/ausgewertet. Soweit sogut.

Ich habe bereits den Part auf dem FPGA versucht zu programieren, dieser funktioniert soweit, d.h. ich kann die Sensoren auslesen, und die Daten insgesamt ins DMA FIFO schieben. Im RT kann ich dieses FIFO auch auslesen, jedoch scheine ich hier noch etwas nicht ganz kapiert zu haben. Es kann sein das wenn ich das FIFO starten die Daten nicht auf der Position sind, wo sie sein sollten. Ich übertrage 3 x 64bit und 10 x 16Bit. Dadurch erkenne ich einen Versatz schnell. Wenn ich stoppe und wieder starte passt's dann oft. Zudem ist mir aufgefallen dass der mittgelieferte Counter bei 15Bit stehen bleibt.
Aber jetzt stehe ich irgendwie auf dem Schlauch. Mit welchen Ansätzen komme ich hier weiter? Wo liegt(en) mein(e) Fehler? Wie kontrolliere ich die Datenerhebung im FPGA (geschickt )? Das FPGA-VI soll sobald gestartet die Daten ins RT spucken ohne Unterbruch des Datenflusses. Kann ich dann wie in diesem Guide gezeigt

http://www.ni.com/white-paper/4534/en/

die Daten in dieser Schlaufe auslesen und fertig? Irgendwo habe ich gelesen dass Abhängigkeiten aufgrund des Datenflusses besteht. Aber ich sehe mittlerweile den Wald nicht mehr...

Hat mir jemand vllt. n tipp?

Anzeige