INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

16 Kanal AI mit FPGA und DMA FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

20.11.2018, 08:58
Beitrag #6

derandyk Offline
CLA
*


Beiträge: 30
Registriert seit: Feb 2012

2015
2007
DE_EN

91054
Deutschland
LabView DMA FIFO to PC
Hallo Leute,

ich habe nochmal eine Frage bezüglich der Architektur meiner geplanten cRIO LabView Applikation:

Ziel ist es 16 AI Kanäle mit einer Rate von 10kHz mittels des FPGA über längere Zeiten abzutasten und als TDMS zu speichern.

Ursprünglich hatte ich den Plan die Daten im FPGA in einen DMA FIFO zu schieben, diesen im RT auszulesen und von dort per Network Stream an den Host PC zu schicken um die Daten dort in eine TDMS Datei zu streamen. Jetzt habe ich bemerkt, dass ich mittels DMA FIFO auch direkt am PC auf die Daten zugreifen kann. Kann mir jemand erklären ob das sinnvoll ist? Ich wäre sicherlich nicht traurig auf den Network Stream verzichten zu können.

Was wäre Euer Designvorschlag für die Programmarchitektur für die oben genannte Aufgabenstellung?

Danke im Voraus

Andy
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
LabView DMA FIFO to PC - derandyk - 20.11.2018 08:58

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.195 30.11.2018 11:42
Letzter Beitrag: GerdW
  FPGA FIFO Roland 5 7.105 28.05.2018 20:16
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.575 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 7.103 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.738 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 9.687 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: