INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Umwandlung von Ticks in Sec und Übertragung an Host



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

13.12.2018, 23:22
Beitrag #6

jg Offline
CLA & CLED
LVF-Team

Beiträge: 15.864
Registriert seit: Jun 2005

20xx / 8.x
1999
EN

Franken...
Deutschland
RE: Umwandlung von Ticks in Sec und Übertragung an Host
Rückfrage: Änderst du die Erfassungsrate WÄHREND der Erfassung? Zwecks des Interrupt gehe ich davon aus, dass du erst die Erfassungsrate einstellst und dann bei konstanter Rate solange misst, bis "Stop" gesetzt wird.
Somit ist beim Streamen der Daten per FIFO immer das dt bekannt, somit kann man sich IMHO eine Gesamtzeitberechnung auf FPGA Ebene sparen. Merke: Was man nicht im FPGA machen muss, sollte man dort auch nicht machen. Das spart FPGA-Resourcen und verringert die Compile-Zeit.

Alternative: Übertrag einfach den dt Wert per FIFO, den hast du ja schon.

Gruß, Jens

Wer die erhabene Weisheit der Mathematik tadelt, nährt sich von Verwirrung. (Leonardo da Vinci)

!! BITTE !! stellt mir keine Fragen über PM, dafür ist das Forum da - andere haben vielleicht auch Interesse an der Antwort!

Einführende Links zu LabVIEW, s. GerdWs Signatur.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
Antwort schreiben 


Nachrichten in diesem Thema
RE: Umwandlung von Ticks in Sec und Übertragung an Host - jg - 13.12.2018 23:22

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Kommunikation zwischen FPGA und Host skar 13 13.842 09.09.2014 14:08
Letzter Beitrag: skar
  Host to Target DMA-Kanal Problem stefan360 3 5.032 21.01.2014 19:32
Letzter Beitrag: GerdW
  Messwerte vom NI 9222 in Host-VI übertragen LabVIEWNutzer 1 4.697 15.10.2013 07:00
Letzter Beitrag: Y-P
  Host VI startet die FPGA VI nicht robert_bors 8 8.110 08.07.2013 18:18
Letzter Beitrag: Holy
  DMA FIFO Host to FPGA Transfer funktioniert nicht robert_bors 3 6.471 04.07.2013 13:19
Letzter Beitrag: robert_bors
  cRIO 9074 - FPGA, RT, Host Kommunikation Troy.mc.Lure 3 6.132 11.03.2013 19:05
Letzter Beitrag: jg

Gehe zu: