INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

16 Kanal AI mit FPGA und DMA FIFO



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

20.11.2018, 15:44
Beitrag #10

derandyk Offline
CLA
*


Beiträge: 30
Registriert seit: Feb 2012

2015
2007
DE_EN

91054
Deutschland
RE: 16 Kanal AI mit FPGA und DMA FIFO
Zitat:Du bist mit deinem PC und deiner LabVIEW-IDE mit dem cRIO verbunden: hier wird LabVIEW mit aller Macht alles möglich machen (und notfalls simulieren).
Unter der Haube besteht trotzdem "nur" eine LAN-Verbindung mit dem cRIO - und darüber läuft nun mal kein DMA-FIFO, sondern eben nur "normaler" Netzwerkverkehr!
(Dieses Thema hatten wir hier schon mal, kannst ja mal die alten Beiträge durchsuchen.)

In der Realität des Prüfplatzes wird tatsächlich auch der Prüfrechner permanent mit dem cRIO verbunden sein. Das dies am Zweck eines cRIO ein bisschen vorbeigeht steht auf einem anderen Blatt. Fakt ist: Es funktioniert auch mit DMA FIFOs direkt auf den Host PC zu lesen/schreiben. Der Code wird dadurch halt wesentlich schlanker, da ich mir mindestens einen Network Stream Listener/Writer sparen würde. Die Frage ist ob es auch dauerhaft robust ist.
Gibt es hier im Forum Erfahrungsträger, die mit der Anwendung dieser direkten DMA FIFO --> Host PC Erfahrung haben?

Ja ich experimentiere gerade mit Raw Daten um die Dateigröße der TDMS Dateien kleiner zu halten. Aber das ist ein anderes Thema.

Viele Grüße und Danke im Voraus

Andy
Webseite des Benutzers besuchen Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Antwort schreiben 


Nachrichten in diesem Thema
RE: 16 Kanal AI mit FPGA und DMA FIFO - derandyk - 20.11.2018 15:44
LabView DMA FIFO to PC - derandyk - 20.11.2018, 08:58

Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  FPGA FIFO vs. MEMORY derandyk 1 4.193 30.11.2018 11:42
Letzter Beitrag: GerdW
  FPGA FIFO Roland 5 7.103 28.05.2018 20:16
Letzter Beitrag: jg
  Sind Referenzen auf FPGA-Variablen in FPGA vi möglich? Felix777 2 7.570 26.10.2015 20:41
Letzter Beitrag: Felix777
  unplausible Werte aus FIFO kwakz 2 7.099 28.09.2015 06:05
Letzter Beitrag: kwakz
  FPGA FIFO - Oszilloscop PxCE_HB 9 12.737 08.09.2015 14:35
Letzter Beitrag: GerdW
  Kommunikation über DMA zwischen FPGA und RT: FIFO nur für 3 ms füllen Rostra 9 9.674 18.06.2015 06:17
Letzter Beitrag: Rostra

Gehe zu: