INFO: Dieses Forum nutzt Cookies...
Cookies sind für den Betrieb des Forums unverzichtbar. Mit der Nutzung des Forums erklärst Du dich damit einverstanden, dass wir Cookies verwenden.

Es wird in jedem Fall ein Cookie gesetzt um diesen Hinweis nicht mehr zu erhalten. Desweiteren setzen wir Google Adsense und Google Analytics ein.


Antwort schreiben 

Korrekter Aufbau der VI



Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!

18.07.2017, 08:02
Beitrag #1

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
Korrekter Aufbau der VI
Hallo Forengemeinde,

Welche der beiden im angehängten Bild zu sehenden VI's ist korrekt aufgebaut bzw. welche unterschiede bewirkt der unterschiedliche Aufbau dieser?
Danke für Eure Hilfe.

Gruß, Heber


Angehängte Datei(en) Thumbnail(s)
   
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.07.2017, 08:23
Beitrag #2

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

grundsätzliche Regel: Resourcen fordert man einmal an, wenn das Programm startet. Und gibt sie frei, bevor das Programm endet.

Wieso sollte es sinnvoll sein, ein FPGA-VI andauernd neu zu starten und wieder zu beenden?

Außerdem: wenn du nur lesen willst, kannst du die ReadControls-Node auch auf mehrere Items aufziehen…

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.07.2017, 13:22
Beitrag #3

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
Hallo Gerd,

ja ich fande es auch sinniger die FPGA Referenz aus der Schleife zu ziehen. Nun habe ich ein anderes Problem. Und zwar die Auflösung des analogen Eingangs. Er konfigurierbar in den Bereichen +-1 V, +-2V, +-5V und +-10V. Gebe ich einen Sinus an den Eingang mit lediglich 5 Hz und 2V Amplitude im gewählten Bereich von +-2V erscheinen im Anzeigeelement nur die Werte -2,-1,0,1,2 also quasi nur die Zwischenwerte.
Wie kann ich die Auflösung erhöhen?

Gruß Heber
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.07.2017, 13:50
Beitrag #4

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

Zitat:erscheinen im Anzeigeelement nur die Werte -2,-1,0,1,2 also quasi nur die Zwischenwerte.
Du meinst wohl Integerwerte…

Sehr wahrscheinlich liegt das Problem in deinem VI. Willst du das mal anhängen?

Glas1 Du hast die Anzeige entweder falsch formatiert oder verwendest Integer-Anzeigen… Glas1

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.07.2017, 14:51
Beitrag #5

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(18.07.2017 13:50 )GerdW schrieb:  Hallo Heber,

Zitat:erscheinen im Anzeigeelement nur die Werte -2,-1,0,1,2 also quasi nur die Zwischenwerte.
Du meinst wohl Integerwerte…

Sehr wahrscheinlich liegt das Problem in deinem VI. Willst du das mal anhängen?

Glas1 Du hast die Anzeige entweder falsch formatiert oder verwendest Integer-Anzeigen… Glas1


Hast ne PN.

Ja komischerweise habe ich allerdings Festkomma FXP eingestellt.
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
18.07.2017, 15:11
Beitrag #6

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
Projekt ist angefügt.


Angehängte Datei(en)
0.0 .zip  Test.zip (Größe: 83,04 KB / Downloads: 156)
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
Anzeige
18.07.2017, 15:22 (Dieser Beitrag wurde zuletzt bearbeitet: 18.07.2017 15:25 von GerdW.)
Beitrag #7

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

das Problem sind die ganzen CoercionDots, sowohl im FPGA-VI als auch im RT-VI!

Grundlagen LabVIEW: man erzeugt passende Controls/Indicator durch Rechtsklich auf den jeweiligen Anschluss einer Funktion.
Du bist die Grundlagen-Tutorials schon mal durchgegangen?

Genauere Problemanalyse:
Im FPGA-VI liest du AI-Werte von der Hardware, die als FPX mit etlichen Bits für die Nachkommastelle ausgegeben werden. Dummerweise stellst du sie aber in FXP-Indicatoren dar, die nur ganze Zahlen darstellen können (Delta=1).
Im RT-VI liest du diese Ganzzahl-FXPs und stellst sie in FPX-Indicatoren dar, die übermäßig viele, aber dafür hier nutzlose Nachkommabits haben…
Und alles das wird durch CoercionDots markiert!

Hinweis:
Ich würde im FPGA-VI nicht alle IOs in einer einzigen IO-Node handhaben - und schon gar nicht so durcheinander mixen, wie du es tust!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 06:40
Beitrag #8

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
(18.07.2017 15:22 )GerdW schrieb:  Hallo Heber,

das Problem sind die ganzen CoercionDots, sowohl im FPGA-VI als auch im RT-VI!

Grundlagen LabVIEW: man erzeugt passende Controls/Indicator durch Rechtsklich auf den jeweiligen Anschluss einer Funktion.
Du bist die Grundlagen-Tutorials schon mal durchgegangen?

Genauere Problemanalyse:
Im FPGA-VI liest du AI-Werte von der Hardware, die als FPX mit etlichen Bits für die Nachkommastelle ausgegeben werden. Dummerweise stellst du sie aber in FXP-Indicatoren dar, die nur ganze Zahlen darstellen können (Delta=1).
Im RT-VI liest du diese Ganzzahl-FXPs und stellst sie in FPX-Indicatoren dar, die übermäßig viele, aber dafür hier nutzlose Nachkommabits haben…
Und alles das wird durch CoercionDots markiert!

Hinweis:
Ich würde im FPGA-VI nicht alle IOs in einer einzigen IO-Node handhaben - und schon gar nicht so durcheinander mixen, wie du es tust!


Hallo Gerd,

ja die CoercionDots sind mir natürlich ein Dorn im Auge. Weiß nur nicht wie man diese berichtigen soll. Denn im FPGA VI kann ich nur FXP benutzen (anderes führte zur Fehlermeldung) und im RT VI muss ich anscheinend innerhalb der "Blöcke" des Control Design und Simulation Moduls (Gain Blöcke etc.) DBL benutzen. Daher ist für mich eine Korrektur nicht möglich. Oder wie siehst du das?
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 07:12
Beitrag #9

Heber Offline
LVF-Gelegenheitsschreiber
**


Beiträge: 72
Registriert seit: Apr 2017

2012
-
DE


Deutschland
RE: Korrekter Aufbau der VI
Und wie kann ich ein "an Quelle anpassen" umgekehr realisieren? Also quasi an Ziel anpassen...
Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
19.07.2017, 07:24 (Dieser Beitrag wurde zuletzt bearbeitet: 19.07.2017 07:30 von GerdW.)
Beitrag #10

GerdW Offline
______________
LVF-Team

Beiträge: 17.398
Registriert seit: May 2009

LV2021
1995
DE_EN

10×××
Deutschland
RE: Korrekter Aufbau der VI
Hallo Heber,

Zitat:Denn im FPGA VI kann ich nur FXP benutzen (anderes führte zur Fehlermeldung) und im RT VI muss ich anscheinend innerhalb der "Blöcke" des Control Design und Simulation Moduls (Gain Blöcke etc.) DBL benutzen. Daher ist für mich eine Korrektur nicht möglich.
Wieso ist keine Korrektur möglich???
Im FPGA den FXP benutzen - aber eben im selben Format wie die Datenquelle!
Im RT-Host dann dein FXP in DBL umwandeln!

Zitat:wie kann ich ein "an Quelle anpassen" umgekehr realisieren? Also quasi an Ziel anpassen...
Es gibt da eine Palette namens "Conversion Functions"…
Aber bitte erst im RT-Host dein FXP in ein DBL umwandeln!

Alle Beiträge dieses Benutzers finden
Diese Nachricht in einer Antwort zitieren to top
30
Antwort schreiben 


Möglicherweise verwandte Themen...
Themen Verfasser Antworten Views Letzter Beitrag
  Suche Ideen für den Aufbau eines neuen Programms TpunktN 4 2.830 17.12.2020 11:23
Letzter Beitrag: MScz
Wink Aufbau & die Architektur vom LabVIEW DAYA 3 3.414 31.03.2017 19:44
Letzter Beitrag: DAYA
  "array" aufbau, vergleichen, schnell wrock 5 4.174 02.09.2015 17:55
Letzter Beitrag: jg
  Temperaturschrank aufbau pazi 3 3.211 04.08.2015 13:42
Letzter Beitrag: GerdW
  Aufbau LV Messung el_pablone 8 4.777 20.03.2015 09:51
Letzter Beitrag: GerdW
  Aufbau einer Regelung via Auto-Tuning-Regler Fredy Dilker 1 3.871 25.03.2014 14:34
Letzter Beitrag: GerdW

Gehe zu: